- Stealth मोड से बाहर आकर दुनिया के पहले ChipMaker प्लेटफ़ॉर्म के लिए early access की घोषणा
- अरबों नए silicon products को संभव बनाने वाली 3D Chiplet Composability
- पूरी तरह automated no-code Chiplet-आधारित chip design
- zero-install interactive RTL-आधारित chip emulation
- chip development cost को 100x कम करने के लिए roadmap
- ChipMaker प्लेटफ़ॉर्म
- पारंपरिक chip design की लागत $100 million से अधिक होती है और concept से production तक विशेषज्ञों की टीम को 2~3 साल लगते हैं
- chiplet-आधारित design, reusable और verified chiplets के भीतर circuit design की सारी complexity को छिपाकर custom ASIC के time और cost की समस्या का एक मजबूत समाधान देता है
- केवल chiplet catalog से आगे बढ़कर, system-in-package के automated design, verification और assembly को संभव बनाने वाला प्लेटफ़ॉर्म बनाकर इसे एक कदम और आगे ले जाया गया है
- web-आधारित tool में cloud FPGA का उपयोग करके custom SoC में प्रत्येक chiplet के RTL source code को implement किया जा सकता है, जिससे वास्तविक device order करने से पहले custom design को तेज़ी और सटीकता से test किया जा सकता है
- eFabric Active Interposer
- मौजूदा 2D/2.5D chiplet design approaches में मूल रूप से shoreline bandwidth, wiring distance और flexibility की सीमाएँ हैं
- इन समस्याओं को हल करने के लिए die-to-die communication efficiency और composability को बेहतर बनाने वाला active grid-आधारित 3D interposer, eFabric विकसित किया गया
- eFabric, 3D-attached eBrick chiplets के जरिए अत्यंत महत्वपूर्ण processing blocks के integration और 2D-attached UCIe-आधारित ioBrick chiplets के जरिए off-package IO functions के integration को support करता है
- eFabric architecture chiplet-आधारित performance और flexibility का अभूतपूर्व स्तर प्रदान करता है:
- अरबों unique system-in-package assembly options
- 512Gb/s/mm on-fabric bisection bandwidth
- 128Gb/s/mm chiplet 2D bandwidth
- 128Gb/s/mm2 chiplet 3D bandwidth
- <0.1pJ/bit 3D interconnect energy efficiency
- eBrick 3D Chiplets
- plug-and-play chiplet composability को लागू करने के लिए पूर्ण electrical और mechanical 3D chiplet standard specification तैयार की गई
- इन standards की प्रभावशीलता eBricks कहलाने वाले interoperable 2mm x 2mm chiplets के design के माध्यम से प्रदर्शित की गई:
- quad-core RISC-V Linux support dual-issue processor
- 5K LUT embedded FPGA
- 3MB SRAM -3 TOPS machine learning accelerator
- Target Markets and Availability
- Zero ASIC के composable chiplet ASICs robotics, automotive safety, aerospace and defense, 5G/6G communications, test and measurement, software-defined radio, smart manufacturing, medical diagnostics, high-performance computing जैसी विभिन्न energy और supply-chain चुनौतीपूर्ण applications के लिए आदर्श रूप से उपयुक्त हैं
- ChipMaker design और emulation प्लेटफ़ॉर्म zeroasic.com पर तुरंत उपलब्ध है
अभी कोई टिप्पणी नहीं है.