YC का chip design के लिए LLMs पर गलत आकलन

YC chip design में LLMs को लेकर गलत समझ रखता है

• YC ने हाल ही में startup requests में chip design में LLMs के उपयोग का प्रस्ताव दिया। लेकिन यह प्रस्ताव chip design की मुख्य चुनौतियों को गलत तरह से समझता हुआ लगता है। LLMs कभी-कभी Verilog code लिख सकते हैं, लेकिन उनका प्रदर्शन अभी भी इंसानों से कम है। खास तौर पर, LLMs नए chip architecture design नहीं कर सकते, जबकि यही आधुनिक accelerator chips के performance improvement का मुख्य driving force है.

High-level synthesis, एक बार फिर

• High-level synthesis (HLS) की शुरुआत 1998 में हुई थी, और Forte Design Systems ने Cynthesizer नाम का एक tool विकसित किया था। यह tool SystemC को अपने-आप Verilog में बदल सकता था। लेकिन HLS को chip design में बड़ी सफलता नहीं मिली। Xilinx (अब AMD) ने FPGA acceleration को लक्ष्य बनाकर HLS का समर्थन किया, लेकिन HLS tools का प्रदर्शन अब भी सीमित है.

LLMs किस तरह के नए accelerator बना सकते हैं?

• HLS tools high-value, high-volume chips में सफल नहीं हुए। LLMs के सामने भी इसी तरह की चुनौतियाँ आने की संभावना है। हालांकि, LLMs silicon expertise न रखने वाले engineers को hardware acceleration का उपयोग करने में मदद कर सकते हैं। उदाहरण के लिए, genomics और CFD workloads के FPGA acceleration में सफलता मिली है.

LLMs chip design में क्या कर सकते हैं

• LLMs chip design की लागत घटा सकते हैं, लेकिन मुख्य रूप से low-value markets को लक्ष्य बनाकर। हालांकि, chip design में verification talent की कमी की समस्या को हल करने में LLMs उपयोगी हो सकते हैं। Verification engineers की जरूरत designers की तुलना में दोगुनी होती है, लेकिन अभी अच्छे verification engineers ढूंढना मुश्किल है। अगर LLMs verification को अधिक तेज और आसान बना दें, तो यह semiconductor companies के लिए बहुत बड़ा मूल्य दे सकता है.

• अंततः LLMs chip design को सस्ता बना देंगे। लेकिन इसका लाभ मुख्य रूप से बड़ी semiconductor companies, पारंपरिक chip startups, और LLM-आधारित tools बेचने वाले EDA software startups को मिलेगा। LLMs न तो 100 गुना बेहतर chips बनाएंगे और न ही उन markets को target करने में मदद करेंगे जहाँ hardware acceleration की कमी है.

[GN⁺]

Hacker News राय

• कुछ लोगों का मानना है कि EDA क्षेत्र में LLMs को अभी लंबा रास्ता तय करना है

  • LLMs circuit design की समस्याओं को गलत समझ लेते हैं और गणना भी गलत कर देते हैं
  • AI tools circuits को समझने में मदद करते हैं, लेकिन कुछ features छूट जाते हैं
  • specialized tools की ज़रूरत है

• LLMs idea generation और learning stage में उपयोगी हो सकते हैं

  • complex systems के core में LLMs का इस्तेमाल reliability की समस्याएँ पैदा कर सकता है

• Qualcomm DSP architecture team में काम कर चुके एक व्यक्ति की राय

  • chip design में बहुत समय documentation लिखने और सवालों के जवाब देने में जाता है
  • LLMs इन कामों को तेज़ करने में मदद कर सकते हैं

• Silogy में AI agents का उपयोग करके test debugging बेहतर बनाने की कोशिश

  • code और logs का विश्लेषण किया जाता है और engineers के feedback को शामिल करके hypotheses को बेहतर बनाया जाता है

• कुछ लोगों का मानना है कि chip design में LLMs लागू करना आसान नहीं है

  • जब बाज़ार छोटा हो या chip बहुत महत्वपूर्ण हो, तब LLMs की प्रभावशीलता सीमित रहती है
  • software के विपरीत, chip design ऐसा क्षेत्र है जहाँ hackers आसानी से पहुँच नहीं बना सकते

• chip design में AI लागू करना जटिल है, इस राय पर एक प्रतिवाद

  • उम्मीद है कि भविष्य में LLMs का performance और बेहतर होगा
  • digital art और music क्षेत्रों में LLMs की प्रगति के उदाहरण दिए गए हैं

• YC के AI में निवेश करने के तरीके की आलोचना

  • यह राय है कि chip design में LLMs का उपयोग तकनीकी रूप से उचित नहीं है
  • आलोचना है कि YC का लक्ष्य innovation से अधिक profit generation है

• कुछ लोगों का मानना है कि LLMs अभी ASIC design के लिए तैयार नहीं हैं

  • von Neumann architecture की अक्षमताओं की ओर इशारा करते हुए एक नया approach प्रस्तावित किया गया है
  • एक सामान्य समाधान के रूप में computing को accelerate करने के तरीके सुझाए गए हैं

• 30 साल का chip design अनुभव रखने वाले एक व्यक्ति की राय

  • AI का उपयोग करके design flow को automate करने की कोशिशें हो रही हैं
  • high-level synthesis tools का वास्तविक chip design में लगभग उपयोग नहीं होता