रियल-टाइम सिग्नल प्रोसेसिंग के लिए एकीकृत 32/64-बिट हाइब्रिड स्केलर इंजन

यह एक open source प्रोजेक्ट है जिसे पहले BCI क्षेत्र में साझा किया था, और सोचा कि शायद इसमें कुछ ऐसा हो जो आप सबके काम आ सके, इसलिए यहां भी साझा कर रहा हूँ.
इसका उद्देश्य idle time को लंबा रखकर low heat बनाए रखते हुए तेज़ी से noise-रहित signal detect करना है.
एक chip पर एक code port करके, चेकबोर्ड जैसी parallel संरचना में, जब sensor के अलग हो जाने जैसी गंभीर noise उत्पन्न होती है,
तो संबंधित node अपने आसपास के पूर्व-पश्चिम-उत्तर-दक्षिण nodes को अपने चारों ओर bypass करने के लिए निर्देशित करे, ताकि किसी तरह system चलता रहे—यही इसका उद्देश्य था.

नीचे इससे संबंधित दर्शन और फीचर दिए गए हैं.

यह प्रोजेक्ट 64-बिट native embedded environment के लिए optimized real-time signal detection और noise acceleration core engine के implementation पर केंद्रित है. भारी multidimensional matrix computation और partial differential equations (PDE) को पूरी तरह हटाकर उच्च efficiency हासिल की गई है.

मूल hardware architecture, electrical noise और sensor signal dropout के कारण high-frequency real-time processing में बड़ी सीमाओं का सामना करता है. यह इंजन low-cost grid array-आधारित chip topology का उपयोग करके इस समस्या को software स्तर पर हल करता है. महंगे single board computer (SBC) की जगह, यह low-cost microcontroller (MCU) grid का उपयोग करता है जो केवल अपने सीधे पड़ोसी (पूर्व, पश्चिम, दक्षिण, उत्तर) से संचार करता है. एक घने chessboard-जैसे hardware layout की कल्पना करें, जो ultra-small और low-cost MCU chips से बना हो. यह संरचना deterministic execution timing सुनिश्चित करती है और उत्कृष्ट fault tolerance प्रदान करती है.

फ्लैट scalar register के माध्यम से 0% cache miss प्राप्त करना सख्त 1kHz deterministic loop timing हासिल करने के लिए, multidimensional arrays (float[][]) और pointer chasing तरीके को पूरी तरह छोड़ दिया गया है. इसके बजाय, सभी algorithms को scalar register स्तर (p00, p11) तक पूरी तरह flatten किया गया है. इससे native 64-बिट FPU सीधे registers को map कर सकता है और single clock cycle के भीतर operations execute कर सकता है.

branch-रहित state rotation (zero-jitter if प्रोसेसिंग) CPU pipeline flush को रोकने के लिए core execution path से conditional statements (if statements) को पूरी तरह हटा दिया गया है. noise mitigation को layer 1 के vertical state rotation mechanism के माध्यम से सहज रूप से संभाला जाता है, जो continuous rotation का उपयोग करके high-energy noise को प्रभावी ढंग से notch-filter करता है.

Padé [1/1] rational approximation का उपयोग करके real-time scaling high-frequency loop के भीतर exp() जैसे भारी transcendental functions को कॉल करना embedded CPU timing के लिए बड़ा जोखिम है. यह इंजन इसे Padé rational approximation से बदल देता है, जिससे exponential curve को सरल arithmetic equation में बदला जा सकता है. इससे continuous mapping के लिए आवश्यक computational cost में नाटकीय कमी आती है.

derivative-रहित mesh bypass (स्वायत्त fault isolation) यदि किसी विशेष node पर लगातार और अत्यधिक noise या physical signal dropout होता है, तो layer 1 स्वचालित रूप से local apoptosis ट्रिगर करती है और पड़ोसी nodes को isolation signal broadcast करती है. पूरे grid में भारी partial differential equations को फिर से calculate करने के बजाय, यह इंजन adjacent outputs पर cross-axis negative sign (-) coupling लागू करता है. यह चतुर mathematical trick spontaneous clockwise vorticity (curl) उत्पन्न करती है, जिससे signal flow dead zone के आसपास diagonal दिशा में सहज रूप से bypass हो जाता है, जब तक कि faulty node स्थिर स्थिति में वापस न आ जाए.

[pjhkorea]

जिन लोगों की रुचि external constant isolation switching kernel को शामिल करने वाले triple-chassis phase-circulating embedded scheduler में है, उनसे अनुरोध है कि वे fluxmesh_constant_slot_test.h और README4-3.md देखें।