TSMC ने backside power delivery के साथ 1.6nm process technology पेश की

 (tomshardware.com)
1 पॉइंट द्वारा GN⁺ 2024-04-26 | 1 टिप्पणियां | WhatsApp पर शेयर करें
  • TSMC ने अपनी अत्याधुनिक 1.6nm-स्तरीय process technology की घोषणा की। यह ångström-स्तर की पहली mass-production process होगी और पिछली पीढ़ी की N2P की तुलना में प्रदर्शन में बड़ा सुधार देने का वादा करती है। सबसे महत्वपूर्ण innovation BSPDN(Backside Power Delivery Network) होगा.

TSMC 1.6nm process की मुख्य विशेषताएँ

  • 2nm-स्तर के node की तरह GAA(Gate-All-Around) nanosheet transistor का उपयोग
  • backside power delivery technology Super Power Rail का परिचय
  • transistor और BSPDN innovation के कारण N2P की तुलना में समान voltage पर अधिकतम 10% ऊँची clock speed, और समान clock/complexity पर 15~20% कम power consumption संभव
  • वास्तविक design के अनुसार N2P की तुलना में 7~10% अधिक transistor density हासिल की जा सकती है

SPR(Super Power Rail) की विशेषताएँ

  • AI/HPC processor के लिए अनुकूलित उन्नत BSPDN technology
  • transistor source/drain को विशेष contact के जरिए जोड़कर resistance कम किया जाता है, जिससे अधिकतम performance/efficiency मिलती है
  • Intel Power Via की तुलना में BSPDN लागू करने के अधिक जटिल तरीकों में से एक

TSMC की process strategy

  • BSPDN को अपनाने से process cost काफी बढ़ती है, इसलिए इसे N2P/N2X पर लागू नहीं किया गया
  • GAA वाले 2nm-स्तर के node और GAA+SPR वाले 1.6nm-स्तर के node के साथ ऐसा portfolio तैयार किया गया है जिसमें दोनों सीधे प्रतिस्पर्धा न करें और अपने-अपने फायदे अलग-अलग हों

mass production schedule

  • A16 का mass production 2026 की दूसरी छमाही में शुरू होने की योजना है। वास्तविक product के 2027 में आने की संभावना है
  • Intel 14A node के साथ प्रतिस्पर्धा की उम्मीद

GN⁺ की राय

  • 1.6nm process सिर्फ transistor density बढ़ाने पर नहीं, बल्कि backside power delivery technology के जरिए performance/efficiency सुधारने पर केंद्रित दिखती है। खास तौर पर AI/HPC processor जैसे high-performance/low-power की जरूरत वाले product segment के लिए यह optimized technology है.
  • हालांकि, जटिल BSPDN implementation के कारण process cost काफी बढ़ने की आशंका है। इसलिए TSMC 2nm-स्तर और 1.6nm-स्तर के node को अलग-अलग रखकर customer needs के मुताबिक portfolio पेश करने की strategy अपनाती दिखती है.
  • Intel भी लगभग इसी समय 14A node लाने वाला है, इसलिए बढ़त की यह प्रतिस्पर्धा और तीखी हो सकती है। दोनों कंपनियों की technology innovation की गति और production capacity का विस्तार बाजार में बढ़त तय करने वाले अहम factor होंगे.
  • लेकिन जितनी अधिक cutting-edge process होती है, development delay का risk उतना ही अधिक होता है। पहले भी schedule टलते रहे हैं, इसलिए वास्तविक mass production timing पर अभी और नजर रखनी होगी। शुरुआती yield और production capacity सुनिश्चित करना भी बड़ा मुद्दा होगा.

संबंधित पढ़ाई

1 टिप्पणियां

 
GN⁺ 2024-04-26

Hacker News राय

  • TSMC की 1.6nm प्रोसेस 2026 तक ट्रांजिस्टर डेंसिटी 230 MTr/mm2 के स्तर तक पहुंच सकती है। फिलहाल TSMC 197 MTr/mm2 के साथ Samsung (150 MTr/mm2) और Intel (123 MTr/mm2) से काफी आगे है।
  • nm इकाई में माप अब मार्केटिंग-प्रेरित हो गया है, इसलिए इसका मतलब अब अस्पष्ट होता जा रहा है।
  • TSMC की यह घोषणा Intel की 2026 18A प्रोसेस के जवाब के रूप में दिखती है।
  • Backside Power Delivery:
    • इसका मतलब CPU को बिजली देने के तरीके में बदलाव है।
    • पहले CPU के नीचे वाले पिनों के जरिए बिजली दी जाती थी, लेकिन अनुमान है कि नए तरीके में हीटसिंक वाले CPU के ऊपरी हिस्से से बिजली दी जाएगी।
  • TSMC की A16 प्रोसेस 2027 की है, जबकि Intel 18A 2026 से पूरी तरह चालू होने वाली है, इसलिए यह TSMC के लिए नुकसानदेह हो सकता है। यह fabless कंपनियों के लिए Intel की foundry services आज़माने का मौका बन सकता है।
  • संबंधित विषय पर Chip War नाम की किताब की सिफारिश की गई है। कहा गया है कि उसमें तथ्य-आधारित विवरण बहुत संक्षेप और प्रभावी ढंग से दिया गया है।
  • N2 के समान complexity/speed पर 15~20% कम बिजली खपत इस घोषणा का सबसे प्रभावशाली हिस्सा लगती है।
  • Apple के प्रोडक्ट्स में यह शायद इस Christmas के आसपास दिखेगा, जबकि दूसरी कंपनियों के प्रोडक्ट्स में यह दशक के उत्तरार्ध में ही आएगा।
  • जैसे PCB के पीछे वाले हिस्से का इस्तेमाल अब हो रहा है, वैसे ही सेमिकंडक्टर में भी Backside का उपयोग शुरू होना दिलचस्प है.