- यह कमी silicon की कमी नहीं, बल्कि silicon को जोड़ने में इस्तेमाल होने वाली advanced packaging capacity की कमी के कारण है, जो chip assembly में महत्वपूर्ण है
- TSMC के चेयरमैन Mark Liu ने कहा कि कंपनी अपनी "chip-on-wafer-on-substrate (CoWoS)" packaging technology की मांग का केवल लगभग 80% ही पूरा कर पा रही है
- CoWoS packaging technology का उपयोग इस समय बाज़ार की सबसे advanced chips में होता है, खासकर उन chips में जो AI workloads के लिए आदर्श high-bandwidth memory (HBM) पर निर्भर हैं
- यह कमी Nvidia के top-end GPU A100 और H100, तथा CoWoS packaging technology का उपयोग करने वाले AMD के आने वाले Instinct MI300 series accelerators को प्रभावित कर रही है
- TSMC ने हाल ही में ताइवान में 3 अरब डॉलर की facility के ज़रिए advanced packaging capacity बढ़ाने की योजना की घोषणा की
- उम्मीद है कि जोड़ी गई CoWoS capacity चालू होने पर chip shortage कम होगा, और यह लगभग डेढ़ साल के भीतर हो सकता है
- Samsung 2.5D packaging के लिए I-Cube और H-Cube, तथा 3D packaging में X-Cube जैसी अन्य packaging technologies का उपयोग करता है
- Intel भी Ponte Vecchio GPU Max कार्ड में कई chiplets को एक साथ package करता है, लेकिन वह CoWoS technology पर निर्भर नहीं है
- Chipzilla ने 2.5D के लिए embedded multi-die interconnect bridge (EMIB) नाम की advanced packaging technology खुद विकसित की है
1 टिप्पणियां
Hacker News की राय